| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
- 가설 함수
- 곱셈기
- Verilog
- bjt
- pandas
- 하인슈타인
- 히스토그램매칭
- FPGA
- FND
- C언어
- DataFrame
- Python
- 데이터 분석
- LED켜기
- Atmega128A
- 파이썬
- 행렬
- 자료구조
- keil uvision5
- SPI
- numpy
- 데이터분석
- loc()
- array
- verilogHDL
- 딥러닝
- Matlab
- quatus
- 인공신경망
- atmega
- Today
- Total
목록전체 글 (106)
Keep-H's Hardware Design Study Notes
[ M3용 펌웨어 이미지를 만드는 과정 ] main.c 등의 C 코드 ↓ 컴파일 각각의 .o 파일 ↓ 링크 firmware.elf ↓ 변환 firmware.bin ↓ HEX 문자열 변환 firmware.hex ↓ 테스트벤치용 이름으로 복사 m3_isram.hex 사용된 코드main.c: TEST 01~13의 실제 검사 순서stdout_dma.c: DMA 레지스터 설정, 전송 시작, IRQ 대기uart_stdout.c: 테스트 결과를 UART로 출력startup_CMSDK_CM3.s: M3 시작 위치와 IRQ handler 연결CMSDK..
DMA : CPU 대신 데이터를 복사해주는 블록 CPU는 다음과 같은 정보를 DMA에게 알려준다. 어디서 읽을지 = SOURCE어디에 쓸지 = DEST얼마나 옮길지 = BNUM시작 = GO DMA는 위 신호들을 확인해서 직접 AHB bus를 잡는다.1. SOURCE 주소에서 데이터 읽기2. DEST 주소에 데이터 쓰기3. 정해진 byte 수만큼 반복4. 끝나면 done CPU가 주소와 크기를 설정하면 DMA는 memory에서 데이터를 읽고 다른 memory 위치에 써서 데이터를 복사한다. 다음 그림으로 동작을 설명해보면, 1. 초기화 : CPU가 DMA Controller 내부 레지스터에 접근하여 데이터 전송에 필요한 설정 값을 기록한다. 이때 Source, Destination 주소, 전송할 데이..
Design Compiler에서 합성을 시작하기 전에 Timing Constraint를 설정하고 STA가 그것을 어떻게 해석하는지 Static Timing Analysis (STA) Constraint ModelingClock Modeling ├─ Period ├─ Source Latency ├─ Network Latency ├─ Uncertainty └─ TransitionI/O Modeling ├─ Input Delay └─ Output DelayTiming Analysis ├─ Setup Time ├─ Clock Skew ├─ Clock Jitter └─ Available Time Calculation 1. Library 이해 ← 지금 완료2. SDC Constraint 이해 ← 지금 진행 중3...
I. Introduction A. Background and Motivation B. Related Work and Limitations C. Contributions II. Background A. Battery SOC Estimation B. Temporal Convolutional Network C. Low-Bit/Ternary Quantization III. Proposed 1.58-bit Ternary TCN for SOC Estimation A. Overall Framework B. Multi-Scale TCN Architecture C. 1.58-bit Ternary Quantization D. Hardware-Aware Fixed-Poi..